SEMICONDUCTOR ELEMENT MOUNTING PLASTIC PACKAGE AND MANUFACTURE THEREOF

Publication number: JP9107057

Publication date: 1997-04-22

Inventor: SH

SHIRAISHI JUNICHI; FUKUI AKIRA; ABE YUUGAKU;

OMACHI MASAHIRO

Applicant:

SUMITOMO ELECTRIC INDUSTRIES

Classification:

- international:

H01L23/373; H01L23/08; H01L23/12; H01L23/34;

H01L23/02; H01L23/12; (IPC1-7): H01L23/373;

H01L23/08


- european:

Application number: JP19950261607 19951009 Priority number(s): JP19950261607 19951009

Report a data error here

Abstract of JP9107057

PROBLEM TO BE SOLVED: To provide a semiconductor element mounting plastic package having a heat radiation board in which reliability of junction between the plastic package and the radiation board or between a semiconductor element and the radiation board may be achieved even at the time of mounting a large-scale semiconductor element and which does not require any complex manufacturing processes. SOLUTION: This package includes a radiation board 3, and a plastic package body 1 which surrounds a semiconductor element 9 joined with the radiation board 3 via a junction layer 8 and which is joined with the radiation board 3 via a junction layer 7. The radiation board 3 contains at least one alloy selected from the group of copper-tungsten alloy containing 25-40% by weight of copper, copper-molybdenum alloy containing 25-40% by weight of copper, and copper-molybdenum-tungsten alloy containing 25-40% by weight of copper. The surface of the radiation board 3 which is joined with the semiconductor element 9 and the plastic package body 1 has a centerline average plane roughness (Ra) within a range of 0.2-1.5&mu m.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顯公開番号

特開平9-107057

(43)公開日 平成9年(1997)4月22日

(51) Int.Cl.4	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 23/373			H01L	23/36	M
23/08				23/08	A

審査請求 未請求 請求項の数6 OL (全 10 頁)


(21)出願番号	特原平7-261607	(71)出額人 000002130
		住友電気工業株式会社
(22)出顧日	平成7年(1995)10月9日	大阪府大阪市中央区北浜四丁目5番33号
		(72)発明者 白石 順一
		兵庫県伊丹市昆陽北一丁目1番1号 住友
		電気工業株式会社伊丹製作所内
		(72)発明者 福井 彰
		兵庫県伊丹市昆陽北一丁目1番1号 住友
•		重気工業株式会社伊丹製作所内
		(72)発明者 安部 誘岳
	•	兵庫県伊丹市昆陽北一丁目1番1号 住友
		重気工業株式会社伊丹製作所内
		(74)代理人 弁理士 深見 久郎 (外2名)
		最終官に統く
		取於貝に乾く

(54) 【発明の名称】 半導体素子搭載用プラスチックパッケージおよびその製造方法

(57)【要約】

【課題】 大型半導体素子の搭載時にもプラスチックバッケージと放熱基板あるいは半導体素子と放熱基板との接合の信頼性を達成し、かつ煩雑な製造工程を省略できる放熱基板付半導体素子搭載用プラスチックパッケージを提供する。

【解決手段】 放熱基板3と、その放熱基板3に接合層8を介在して接合される半導体素子9を取囲み、かつ放熱基板3に接合層7を介在して接合されたブラスチックパッケージ本体1とを備えた半導体素子搭載用プラスチックパッケージにおいて、放熱基板3は銅を25~40重量%含む銅ータングステン合金、銅を25~40重量%含む銅ーモリブデンータングステン合金からなる群より選ばれた少なくとも1種の合金を含み、半導体素子9とブラスチックパッケージ本体1とに接合される放熱基板3の表面は0.2~1.5μmの範囲内の中心線平均面租さ(Ra)を有する。



1

【特許請求の範囲】

【請求項1】 放熱基板と、その放熱基板に接合層を介在して接合される半導体素子を取囲み、かつ前記放熱基板に接合層を介在して接合されたプラスチックパッケージ本体とを備えた半導体素子搭載用プラスチックパッケージにおいて、

前記放熱基板は、銅を25~40重量%含む銅-タングステン合金、銅を25~40重量%含む銅-モリブデン合金および銅を25~40重量%含む銅-モリブデン-タングステン合金からなる群より選ばれた少なくとも1 10種の合金を含み、

前記半導体素子と前記プラスチックパッケージ本体とに 接合される前記放熱基板の表面は、0.2~1.5 μm の範囲内の中心線平均面租さ(Ra)を有することを特 徴とする、半導体素子搭載用プラスチックパッケージ。

【請求項2】 前記半導体素子の平面積は、7mm×7mmより大きいことを特徴とする、請求項1に記載の半導体素子搭載用ブラスチックパッケージ。

【請求項3】 前記半導体素子が接合される前記放熱基板の部分の周囲の表面に溝が形成されていることを特徴 20とする、請求項1または2に記載の半導体素子搭載用プラスチックパッケージ。

【請求項4】 前記半導体素子が接合される前記放熱基板の部分の表面は、前記ブラスチックバッケージ本体が接合される前記放熱基板の部分の表面から突出していることを特徴とする、請求項1または2に記載の半導体素子搭載用ブラスチックバッケージ。

【請求項5】 放熱基板に接合される半導体素子の周囲をプラスチックパッケージ本体で取囲む半導体素子搭載 用プラスチックパッケージの製造方法において、

前記放熱基板として銅を25~40重量%含む銅-タングステン合金、銅を25~40重量%含む銅-モリブデン合金および銅を25~40重量%含む銅-モリブデン-タングステン合金からなる群より選ばれた少なくとも1種の合金を用いて、前記半導体素子と前記ブラスチックパッケージ本体とに接合される前記放熱基板の表面を中心線平均面粗さ(Ra)で0.2~1.5μmの状態にした後、接合材を介在させて前記放熱基板を前記プラスチックパッケージ本体に接合するととを特徴とする、半導体素子搭載用プラスチックパッケージの製造方法。

【請求項6】 前記放熱基板の表面を前記中心線平均面粗さ(Ra)で0.2~1.5μmの状態にする工程は、研削またはブラストのいずれかで行なわれる、請求項5に記載の半導体素子搭載用ブラスチックバッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子を搭載 子搭載用プラスチックパッケージは半導体素子搭載用セするプラスチックパッケージに関し、特に、大型半導体 ラミックパッケージに比べ加工が容易であり比較的安価素子の動作時に発生する熱をパッケージ系外に放散する 50 である。そのため、従来のセラミックパッケージと同様

放熱基板付ブラスチックパッケージおよびその製造方法 に関する。

[0002]

【従来の技術】従来の半導体素子を搭載する半導体素子搭載用基板の材質はブラスチックまたはセラミックスである。これらの材料のうち、加工が容易であり比較的安価であるため、ブラスチックが広く使用されている。しかし、ブラスチック材料は熱伝導性がセラミックス材料に比べ悪いため、発熱量の大きい半導体素子を搭載する基板としては十分ではなかった。そこで、上記欠点を改善するため、半導体素子を直接搭載する部分に金属板を接合した構造からなる半導体素子搭載用プラスチックパッケージが、「VLSIパッケージング技術(下)」、209頁、発行所日経BP社や特公平7-46710号公報に開示されており、従来から使用されている。

【0003】図5は、半導体素子搭載部に銅または銅合金の放熱基板を使用した従来の半導体素子搭載用ブラスチックバッケージの断面図である。

【0004】図5を参照して、ブラスチックパッケージ 本体101はBT(ピスマレイミドートリアジン)レジ ンと銅配線から構成されている多層プラスチック基板で ある。プラスチックパッケージ本体101上にシリコー ン系接着剤107を介在させて、放熱基板103が設け られている。放熱基板103は銅または銅合金を主成分 とする金属からなる。放熱基板103上には、シリコー ン系接着剤107を介在させて、放熱フィン102が設 けられている。放熱フィン102はアルミニウムを主成 分とする金属からなる。放熱基板103の下に、エポキ シ系接着剤108を介在させて、半導体素子109が設 30 けられている。半導体素子109はエポキシ系接着剤1 08によって固定されている。半導体素子109はボン ディングワイヤ105からプラスチックパッケージ本体 101の銅配線を通じて金属製ピン104と電気的に接 続されている。半導体素子109を外気に対して気密封 止するため、金属製リッド106がプラスチックパッケ ージ本体101に接するように設けられている。

【0005】とのように構成された半導体素子搭載用ブラスチックパッケージにおいては、半導体素子109の動作時に発生した熱は、エボキシ系接着剤108を経由して、放熱基板103、シリコーン系接着剤107を経由して放熱フィン102へと伝わる。放熱フィン102へ伝わった熱は、放熱フィン102から大気中へ放散される。とのようにして、半導体素子109から発生した熱は除去される。

【0006】近年、半導体素子搭載用プラスチックパッケージにおいては、①高密度配線技術、②信頼性、③信号の応答速度、の3点が向上してきた。また、半導体素子搭載用プラスチックパッケージは半導体素子搭載用セラミックパッケージに比べ加工が容易であり比較的安価である。そのため、従来のセラミックパッケージと同様

に、高集積、高密度、高速の大型半導体素子をプラスチ ックパッケージに搭載することが検討されている。 [0007] このような、半導体素子の大型化に伴い、 図5で示す従来の半導体素子搭載用プラスチックパッケ ージではある問題が生じてきた。

【0008】大型半導体素子、特に、平面積が7mm× 7mmより大きい半導体素子を搭載したときには、大型 半導体素子から大量に熱が発生する。ことで、放熱基板 103 (たとえば銅) の熱膨張係数が17×10⁻⁴/℃ であるのに対し、半導体素子109(たとえばシリコ ン) の熱膨張係数は4.2×10⁻⁴/℃であるので、放 熱基板103と半導体素子109の熱膨張差が大きい。 その結果、半導体素子109と放熱基板103との界面 に熱膨張差による応力がかかり、これらの面の接合の信 頼性が低下する。より具体的には、半導体素子109を 放熱基板103に銀フィラー入りエポキシ接着剤等を介 在させて接合搭載した場合、半導体素子109の動作時 に発生する熱が放熱基板103に繰返し印加される。 そ の結果、半導体素子109と放熱基板103との界面に 繰返し応力がかかる。 その応力によって、半導体素子 1 09とシリコーン系接着剤108との界面または放熱基 板103とシリコーン系接着剤108との界面に剥離が 生じる。すると、半導体素子109から放熱基板103 へ熱が伝わりにくくなり、パッケージ系外へ熱放散がで きず、半導体素子109が正常に動作しなくなるという 問題が発生する。

[0009]

【発明が解決しようとする課題】そこで、上記の問題を 解決するために、上記の銅または銅合金を主成分とする 放熱基板を他の合金に代替した半導体素子搭載用プラス 30 チックパッケージが特開平5-211248号公報に開 示されている。

【0010】図6は、上記公報によって開示された半導 体素子搭載用ブラスチックパッケージの断面図である。 【0011】図6を参照して、プラスチックパッケージ 本体201はBT(ビスマレイミド-トリアジン)レジ ンと銅配線から構成されている多層プラスチック基板で ある。プラスチックパッケージ本体201上には、シリ コーン系接着剤207を介在させて、放熱基板203が 設けられている。放熱基板203は銅-タングステン、 銅ーモリブデンおよび銅ータングステンーモリブデンの いずれかを主成分とする複合金属からなる。放熱基板2 03の下に、エポキシ系接着剤208を介在させて、半 導体素子209が設けられている。半導体素子209は エボキシ系接着剤208によって固定されている。半導 体素子209はボンディングワイヤ205からプラスチ ックパッケージ本体201の銅配線を通じて金属製ピン 204と電気的に接続されている。半導体素子209を 外気に対して気密封止するため、金属製リッド206が プラスチックパッケージ本体201に接するように設け 50 に、大型半導体素子を搭載時にも大型半導体素子および

られている。

【0012】 この半導体素子搭載用プラスチックパッケ ージと図5で示す半導体素子搭載用プラスチックパッケ ージとの構成の違いは、図6において、放熱基板203 が第1放熱基板203aと第2放熱基板203bとから 構成されている点である。第1放熱基板203aはプラ スチックパッケージ本体201と接合される。また、第 2放熱基板203bは半導体素子209と接合される。 第1放熱基板203aは銅を95重量%以上含む銅もし 10 くは銅合金または溶浸法により作られた、銅を40~7 0重量%含む銅-タングステン合金もしくは銅-モリブ デン合金を主成分とする。また、第2放熱基板203b は溶浸法により作られた、銅を5~25重量%含む銅-タングステンまたは銅-モリブデン合金を主成分とす

【0013】とのように構成された放熱基板を有する半 導体素子搭載用プラスチックパッケージにおいては、第 2放熱基板203bの熱膨張係数が7.0×10⁻¹/℃ であるのに対して、半導体素子209(たとえばシリコ ン) の熱膨張係数は4.2×10⁻⁶/℃であるので、第 2放熱基板203bと半導体素子209の熱膨張差が小 さい。そのため、熱膨張差の問題は解決される。

【0014】次に、上記公報に開示された放熱基板20 3の製造方法について説明する。図7、図8は放熱基板 203の製造工程を示す斜視図である。

【0015】図7を参照して、ブラスチックパッケージ 本体との接合箇所に用いる第1放熱基板203aとなる 中空枠体210は銅-モリブデン粉末焼結体であり、銅 溶浸時に40重量%の銅を含有するように焼結された多 孔体である。半導体素子搭載部に、たとえば用いる第2 放熱基板203bとなる平板211はタングステン粉末 焼結体であり、銅溶浸時に、たとえば15重量%の銅を 含有するように焼結された多孔体である。 この平板21 1を中空枠体210の中に嵌め込み、両方の多孔体を充 填するに足る重量の銅板を重ね、水素雰囲気中で120 0℃に加熱し、銅を融解して多孔体の孔に溶浸させる。 次に両面を研磨し、外周を所定の形状に加工後ニッケ ル、金めっきを施す。以上の工程によって、外寸25m m×25mm×3.0mmで、外周部が銅:モリブデン =40:60 (重量比) の第1放熱基板203aで、内 部が銅:タングステン=15:85 (重量比)の第2放 熱基板203bからなる放熱基板203を得ることがで

【0016】以上のように、この放熱基板203の製造 工程において、図7、図8で示す接合一体化工程が必要 であり、工程の煩雑化による製造コストの上昇は避けら れないという問題があった。

【0017】そとで、本発明は、半導体素子の動作時に 発生する熱をパッケージ系外に効率よく放散でき、さら

プラスチックパッケージ本体と放熱基板との接合の信頼 性を達成し、かつ煩雑な製造工程を必要としない放熱基 板付半導体素子搭載用プラスチックパッケージを提供す ることを目的とする。

[0018]

【課題を解決するための手段】本発明の半導体素子搭載 用プラスチックパッケージは、放熱基板と、その放熱基 板に接合層を介在して接合される半導体素子を取囲み、 かつ放熱基板に接合層を介在して接合されたブラスチッ クパッケージ本体とを備え、放熱基板は、銅を25~4 10 0重量%含む銅-タングステン合金、銅を25~40重 量%含む銅-モリブデン合金および銅を25~40重量 %含む銅ーモリブデンータングステン合金からなる群よ り選ばれた少なくとも1種の合金を含み、半導体素子と プラスチックバッケージ本体とに接合される放熱基板の 表面は、0.2~1.5μmの範囲内の中心線平均面租 さ(Ra)を有することを特徴とするものである。

【0019】 このように構成された半導体素子搭載用プ ラスチックパッケージにおいては、半導体素子の動作時 に発生した熱は、接合層を経由して放熱基板へ伝わり、 放熱基板からパッケージ系外に放散される。また、放熱 基板の熱膨張係数は8.7×10-6~11.1×10-6 /℃であり、半導体素子(たとえばシリコン)の熱膨張 係数は4. 2×10⁻⁴/℃である。そのため、放熱基板 と半導体素子との熱膨張係数差および放熱基板とプラス チックパッケージ本体との熱膨張係数差が小さいので、 半導体素子と放熱基板との接合部およびプラスチックバ ッケージ本体と放熱基板との接合部の双方で、熱膨張差 による応力を緩和することができる。また、放熱基板の 中心平均面粗さ(Ra)をRa=0.2~1.5 µmの 30 状態に制御することにより、双方の接合部においてアン カー効果によって接合性の向上を図ることができる。

【0020】とのように構成された半導体素子搭載用プ ラスチックパッケージにおいては、平面積が7mm×7 mmより大きい半導体素子を搭載できる。

【0021】また、半導体素子が接合される放熱基板の 部分の周囲の表面に溝が形成されていてもよい。

【0022】また、半導体素子が接合される放熱基板の 部分の表面は、ブラスチックバッケージ本体が接合され る放熱基板の部分の表面から突出していてもよい。

【0023】以上のように構成された半導体素子搭載用 プラスチックパッケージにおいては、放熱基板とプラス チックパッケージ本体とを接合材により接着するとき、 接合材が半導体素子搭載部に流れ出して付着するのを防 ぐことができる。

【0024】また、本発明の半導体素子搭載用ブラスチ ックパッケージの製造方法においては、放熱基板として 銅を25~40重量%含む銅-タングステン合金、銅を 25~40重量%含む銅-モリブデン合金および銅を2

からなる群より選ばれた少なくとも1種の合金を用い て、半導体素子とプラスチックパッケージ本体とに接合 される放熱基板の表面を中心平均面粗さ(Ra)で0. 2~1. 5 µmの状態にした後、接合材を介在させて放 熱基板をプラスチックパッケージ本体に接合することを 特徴とするものである。

【0025】また、放熱基板の表面を中心平均面粗さ (Ra) で0.2~1.5 µmの状態にする工程は、研 削またはブラストのいずれで行なわれてもよい。

【0026】このような半導体素子搭載用プラスチック パッケージの製造方法においては、放熱基板と半導体素 子との熱膨張差および放熱基板とプラスチックパッケー ジ本体との熱膨張差を小さくできる。その結果、放熱基 板と半導体素子との接合部およびブラスチックバッケー ジと放熱基板との接合部の双方で熱膨張差による応力を 緩和する半導体素子搭載用プラスチックパッケージを製 造することができる。また、研削加工法またはブラスト 加工法により中心線平均面粗さ(Ra)でRa=0.2 ~1.5 µmの状態に制御することにより、半導体素子 20 と放熱基板との接合部およびプラスチックパッケージ本 体と放熱基板との接合部の双方の接合部において、アン カー効果によってより強固に接合された半導体素子搭載 用プラスチックバッケージを製造することができる。ま た、接合一体化工程という複雑な工程を必要とせず、半 導体素子搭載用ブラスチックパッケージを製造すること ができる。

[0027]

【発明の実施の形態】以下、本発明について実施の形態 を図面に基づいて説明する。

【0028】図1は本発明の1つの実施の形態を示すも ので、平板タイプの放熱基板が接合された半導体素子搭 載用プラスチックバッケージを示す断面図である。図1 を参照して、ブラスチックパッケージ本体1は半導体素 子9を取囲むような形状を有する。また、プラスチック パッケージ本体1は絶縁体としてガラス・布にエポキシ 等のレジンを含浸させたブラスチックと導体としての銅 配線からなる多層プラスチック基板である。半導体素子 9を囲む部分は大型半導体素子を搭載するために、その 平面積が7mm×7mmより大きくなるように、その内 40 寸が形成されている。プラスチックバッケージ本体1上 に、接合層7を介在させて放熱基板3が設けられてい る。接合層7の材料は樹脂でも半田でもよい。放熱基板 3は銅を25~40重量%含む銅-タングステン合金、 銅を25~40重量%含む銅-モリブデン合金および銅 を25~40重量%含む銅ーモリブデンータングステン 合金のいずれかからなる。また、半導体素子9およびプ ラスチックパッケージ本体1と接合する放熱基板3の面 の中心線平均面粗さ (Ra) はRa=0.2~1.5μ mである。半導体素子9は放熱基板3の下に接合層8を 5~40重量%含む銅-モリブデン-タングステン合金 50 介在させて配置されている。半導体素子9は接合層8に

【0033】さらに、プラスチックパッケージ構造につ いても、上記の多層PGAタイプ (Pin Grid Array Type) に限定されるものではなく、公 知の表面実装可能なBGAタイプ(Ball Grid Array Type), TCPタイプ (Tape

Carrier Package Type)等でもよ いし、複数の半導体素子を1つのパッケージに搭載する MCM (MultiChip Module) に適用し てもよい。

【0034】次に、図1に示す本発明の1つの実施の形 態の半導体素子搭載用プラスチックバッケージの製造方 法について説明する。

【0035】まず、焼結法または溶浸法により銅を25 ~40重量%含む銅-タングステン合金、銅-モリブデ ン合金および銅を25~40重量%含む銅-モリブデン - タングステン合金を製造する。とこで、溶浸法とは、 特公平2-31863号公報に示されるタングステンま たはモリブデンの多孔質焼結体中に銅を溶浸させる方法 をいう。次に、この合金を機械加工により所定の寸法に 板3とブラスチックパッケージ本体1との接合界面にお 20 加工する。その後、合金の表面を研削加工またはブラス ト加工により中心線平均面粗さで0.2~1.5 µmの 状態にし、その表面に所定のめっき処理を施し、放熱基 板3が完成する。さらに、公知の製造方法で形成された 多層プラスチック基板のプラスチックパッケージ本体 1 に樹脂または半田を用いて放熱基板3を接合する。この ようにして、図1に示す半導体素子搭載用プラスチック バッケージが完成する。このような製造工程において は、図7、図8で示す接合一体化工程などの煩雑な製造 工程を省略でき、その結果、製造コストの低減が可能と

[0036]

【実施例】図1に示す平板タイプの放熱基板の接合され た半導体素子搭載用ブラスチックパッケージを作製する ために、50mm×50mm×2mm厚の寸法で、5層 構造であり、かつダイアタッチ部 (半導体素子搭載部) が15mm×15mmの平面積の開口部を有するプラス チックパッケージ本体1 (多層プラスチック基板)をサ ブトラクティブ法にて製造した。

【0037】一方、平板タイプ放熱基板3の材料とし 40 て、溶浸法により密度が実質的に100%となるように 各種銅組成化で銅ータングステン合金、銅ーモリブデン 合金および銅を25~40重量%含む銅-モリブデンー タングステン合金を製造した。この合金を25mm×2 5mm×1mm厚の基板形状に加工した。表1に各種銅 組成にて銅ータングステン合金、銅ーモリブデン合金お よび銅ーモリブデンータングステン合金の材料特性を示

[0038]

【表1】

よって固定されている。 金属製ピン4はボンディングワ イヤ5からプラスチックパッケージ本体1の銅配線を通 じて半導体素子9と電気的に接続されており、半導体素 子9への信号の入出力は金属製ピン4を通じて行なわれ る。半導体素子9を外気に対して気密封止するため、ブ ラスチックパッケージ本体 1 と接するように、金属製り ッド6が設けられている。

【0029】とのように構成された半導体素子搭載用ブ ラスチックパッケージにおいては、半導体素子9と放熱 基板3との熱膨張係数差およびプラスチックバッケージ 10 本体1と放熱基板3との熱膨張係数差が小さい。よっ て、熱膨張差による応力を緩和することができ、剥離を 防ぐととができる。

【0030】図2は、放熱基板3と半導体素子9との接 合界面の拡大断面を模式的に示す図である。図2を参照 して、放熱基板3の中心線平均面粗さ(Ra)はRa= 0. 2~1. 5 μmの状態に制御されている。よって、 放熱基板3と半導体素子9との接合部において、アンカ 一効果による接合性の向上が期待できる。また、放熱基 いても同様の効果が期待できる。放熱基板表面の中心線 平均面粗さがRa>1.5μmになると、半導体素子搭 載時等の熱処理により金めっき部分から発泡するなど品 質、信頼性上の問題がある。また、Ra<0.2 μ mに なると、この銅組成では、十分なアンカー効果が得られ ず、接合性に問題が生じる。さらに、放熱基板3の表面 の中心線平均面粗さを0.2~1.5 µmとしても、銅 組成が25重量%未満あるいは40重量%を超えた銅-タングステン合金、銅ーモリブデン合金および銅ーモリ ブデン-タングステン合金では、半導体素子9と放熱基 30 なる。 板3との接合部またはブラスチックパッケージ本体1と 放熱基板3との接合部のどちらかで熱サイクルによる素 子剥離または接合不良という問題が発生する。

【0031】放熱基板3の形状は図1に示す平板タイプ に限定されるものではない。図3に示すように溝13a が、接合される半導体素子19の周りで放熱基板13に 形成されてもよい。また、図4に示すように、半導体素 子29が接合される放熱基板の部分23aがプラスチッ クパッケージ本体21が接合される部分23bよりも突 出していてもよい。

【0032】また、プラスチックパッケージ本体1の材 質についても限定されるものではなく、公知の絶縁体で あるガラス・布ーエポキシレジン、ガラス・布ーポリイ ミドレジン、ガラス・布-フッ素レジン、紙フェノール レジン、ガラストリアジンレジンなどからなる絶縁体に 銅配線が施されたもの(銅張り積層多層板)でもよい。 また、この銅張り積層板に感光レジン(絶縁層)の塗 布、露光、現像、ビア用穴あけを施し、続けて銅めっ き、配線パターン形成、層間接続を繰返して行なうビル ドアップ基板でもよい。

組 成	密 度	熱膨張係数	禁 行 事率		
(wt %)	(g/cc)	(10-6/℃)	(w/mk)		
2001-₩ 2501-₩ 3001-₩	15.7 14.9 14.3	83 90 97	200 210 220 242		
40Cu-W 45Cu-W 	13.1 12.4 9.9	11. 1 11. 8 	253 170		
25Cu-Mo	9.8	8.7	186		
30Cu-Mo	9.7	9.3	202		
40Cu-Mo	9.5	10.5	231		
45Cu-Mo 20Cu-30Mo-W 25Cu-30Mo-W	9.4 12.9 12.4	82 89	245 		
30Cu-30Mo-W	12.0	95	210		
40Cu-30Mo-W	11.2	10.9	237		
45Cu-30Mo-W	10.8	11.6	249		

【0039】その後、上述のようにして製造された放熱基板の表面を研削加工またはプラスト加工により中心線平均面租さ(Ra)で0.2~1.5 μ mの状態に加工した。ととで、中心線平均面租さRaは、接触式表面租さ計にて放熱基板の対角線上をトレースするととにより計測した。

10

【0040】次に、放熱基板3を樹脂または半田でブラスチックパッケージ本体1の底部に接合した。最後に、最終仕上げめっきとして半導体素子搭載用ブラスチックパッケージの金属部分の表面にニッケルめっき、および金めっきを施し、ブラスチックパッケージを得た。

【0041】上述のようにして得られたブラスチックパッケージの複数個のサンブルについて、①めっき耐熱試験、を実施した後、プラスチックパッケージ本体に各種サイズの正方形の面を有するシリコン半導体素子(厚み100、4mm)を銀フィラー入りエポキシ接着剤を介して搭載し、各パッケージの②気密性、③接合性、を観察した。さらに、信頼性評価試験として温度サイクル(-65℃~+150℃、1000サイクル)を実施し、再度②気密性、③接合性を確認した。

【0042】のめっき耐熱性は大気中ヒートブロックで300℃×1min.加熱し、光学類微鏡観察により放熱基板のめっき発泡の有無で判定し、無の場合を良好とした。②気密性については、Heガスによるスニーファー方式でリーク速度を調べ、1×10-atm-cc/20 sec以下を良好と判断した。③接合性は接合部をSEM(Scanning Electron Microscope)、光学顕微鏡で観察し、剥離の有無で判定した。また、比較のため、従来の銅放熱基板付ブラスチックバッケージについても同様に調べた。サンブル1~36の結果について、表2に示す。また、サンブル37~59の結果について表3に示す。

[0043]

【表2】

12

				兴心 半導体	気密性		接続部制整観察			
孙	粗较(水水)	Ra (um)	めっき 研究	東子の 経 (国)	经额价	talkir.	試験前		試験後	
					5025691	EPASSA.	プラ部	紫子部	プラ部	索子部
1* 2*	20Cı-₹	0.2 L5	0	7	×	-	有有	無紙	-	-
3*	25Cu-₩	0.1	ŏ	7		×	短級	無無	有無	無無
4 5	~	L5	o	7	00000000	00	無	無	無	無有
6* 7	300a-11	0.1 0.2	0	7 7	8	ŏ	無無	無無	有無	無
8	"	0.2 1.5	8	15 7	8	× 0000	無無	無無	無無	無無
10 11 *	ות ע	15 18	O ×	15			無	無	無一	無 -
12 *	400⊬¶	Q1 Q2	00	7 7	00	č	無無	無無	有無	有無
14 15	"	Q2 1.5	000000000×0000000	15 7	0000000	- × 00000 -	無無	無無	無無	無無
16*	450x-19	0.2	ő	7	۱ ۵	Į,ŏ	無無	無無	無無	有有
17* 18*	"	L5 L5	0	7 15	ŏ	-	無	有	-	H -
19* 20*	20Cu- if o	0.2 1.5	ŏ	7 7	×	-	有有	無無	-	_
21 *	250u-Mo	0.1	ŏ	7	ĺĝ	×	無無	無無	有無	無無
22 23	~	0.2 1.5	0	7 7	0	ŏ	無	無	無	無有
24 * 25	300a-like	01	0	7 7	0	ô	無無	無無	有無	無
26 27	~	0.2 1.5	0000000000	15 7	00	00	無無	無無	無無	無無
28 29*	~	15	×	15	×00000000 1 0000000	00×0000 - ×00000	無一	無	無	無
30* 31	400cr 160	0.1	0	7 7	00	×	無無	無無	育無	有無
32	"	0.2 L5	× 0000	15	lõ	Õ	無無	無無	無無	無無
34*	450x146	0.2	10	7 7	Ĭŏ	ŏ	無無	無無	無無	有有
35* 36*	"	1.5 1.5	00	15	ŏ	<u> </u>	無	有		-

*印出地游吃示す。

[0044]

14

<i>ታ/ቤ</i>	68. 成 (#130)		めっき	河 学課本 東 明 明 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日	気密性		接続部制整観察			
					国際前	試験後	試験前		試験後	
							プラ部	索丁部	プラ部	素子部
37*	200u-30Mo-₩	0.2	0	7	×	-	有	無	-	-
38*	#	1.5	0	7	×	-	有	复	-	- 1
39*	250x-304x-97	0.1	0	7	0	×	無	纁	有	無
40	7	0.2	0000000000	7	0	0	無	無	無	無
41	~	1.5	0	7	0	0	無	無	無	無
42*	300u-30Mo-8	0.1	0	7	0	×	無	無	有	有
43	~	0.2	0	7	0	0	無	無	無	無
44	"	0.2	0	15	0	× 0000	無	無	無	無
45	~	1.5	0	7	0	0	無	無	無	無
46	"	15		15	0	0	無	無	無	無
47*	<i>u</i>	1.8	×] -	_	-	_	_	-	-
48*	400a-30Mb-17	0.1	0	7	0	ŏ	無	無	有	有
49	ja ja	0.2	0	7	0	0	無	無	無	無
50	1 "	0.2	0	15	Į O	ΙŌ	無	練	無	無
51	"	1.5	0	15 7 7	l Ö	0000	無	無	無	無
52*	45Cu-30Nb-W	0.2	0	7	Ö	ΙÓ	無	無	無	有
33*	"	L5	000000	7	0000000010000000	10	無	無	無	有
54*	~	L5	0	15		_	無	有		
55*	100Cu	0.1	Γ_{0}	5	0	0	無	無	無	無
56*	"	امّا	Ιŏ	7	۱ŏ	Ιŏ	無	無	無	有
57*	"	0.2	۱ă	1 7	Ιŏ	000	無	無	無	有
58*	~	1.5	0000	1 7	0000	ŏ	無	無	無	有
					. ~		1			

15 0 15 0 - 無 有 -

*印建出级外表示す。

【0045】表2、表3中で、「ブラ部」とはブラスチ ックパッケージ本体と放熱基板との接続部、「素子部」 とは半導体素子と放熱基板との接続部を示す。また、表 2、表3中で「試験前」と「試験後」は信頼性評価試験 の前と後の結果を示す。なお、表2、表3中「〇」は良 好であることを示し、「×」は不良であることを示す。 さらに、表2、表3中で、「シリコン半導体素子の長さ または幅」とは、シリコン半導体素子の正方形の面の一 辺の長さを示す。

59*

【図面の簡単な説明】

【図1】本発明の1つの実施の形態に従った半導体素子 搭載用ブラスチックバッケージの断面図である。

【図2】図1の11部分の拡大断面図である。

【図3】本発明の別の局面に従った半導体素子搭載用ブ ラスチックバッケージの断面図である。

【図4】本発明のさらに別の局面に従った半導体素子搭 40 9,19,29 半導体素子 載用プラスチックパッケージの断面図である。

【図5】従来の半導体素子搭載用プラスチックパッケー ジの断面図である。

【図6】従来の改善された半導体素子搭載用プラスチッ クバッケージの断面図である。

【図7】図6に示す従来の半導体素子搭載用プラスチッ 30 クバッケージの放熱基板の製造方法の第1工程を示す斜 視図である。

【図8】図6に示す従来の半導体素子搭載用プラスチッ クパッケージの放熱基板の製造方法の第2工程を示す斜 視図である。


【符号の説明】

1.11.21 プラスチックパッケージ本体

3, 13, 23 放熱基板

7, 17, 27 接合層

8, 18, 28 接合層



フロントページの続き

(72)発明者 大町 正弘 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内